西门子6ES7211-0AA23-0XB0使用方式

西门子6ES7211-0AA23-0XB0使用方式

    1 主要特点

    APEX20K是Altera公司生产的带有多核架构的可编程逻辑器件，密度在30 000到1 500 000门，时钟速度高达822MHz。这种多核结构克服了用多个器件来实现系统级设计的麻烦，同时也节省了PCB板的空间。由于APEX20K具有功耗低、体积小、集成度高、速度快、、用户可定义功能及可重复编程和擦写等许多优点，因此，可广泛应用于系统板级设计领域。APEX20K主要特点如下：

    ●是款带有多核架构的可编程逻辑器件；

    ●内含嵌入式系统模块，并可实现多种存储器功能，其中包括先出存储功能（FIFO）、双口RAM、CAM（内容可寻址存储器）；

    ●密度高，门数多，逻辑元素高达51840，RAM高达442368位，基于多核的乘积项高达3456，因此可以满足系统级设计的高密度要求；

    ●功耗低，采用1.8V-2.5V电压供电，并可与1.8V、2.5V、3.3V、5.0V供电的器件接口；

    ●带有4个锁相环电路，可提供时钟锁定、时钟管理和时钟移位功能，因此可以降低时钟的延迟和抖动，并可以提供时钟的1倍至60倍的倍频与1到256的分频，可编程时钟相位和延迟相移；

    ●具有强大的I/O功能，与PCI SIG局部总线标准外设兼容，支持低压差分信号（LVDS）、LVTTL、LVCMOS、GTL+、CTT、AGP、LVPECL、SSTL-3和SSTL-2及高速终端逻辑（HSTL Class I）；

    ●兼容64bit、64MHz PCI,支持PCI-X；

    ●支持高速外部存储器，包括DDR SDRAM以及ZBT SRAM；

    ●可在多重电压下工作，非常适合在混合电压系统中使用；

    ●采用FineLine BGA封装，减小了芯片的占用面积，同时具有好的温度特性；

    ●嵌入了SignalTap的逻辑分析仪，增强了芯片的功能验证性能；

    ●支持Altera的QuartusTM II开发系统的自动布线功能。

    2 功能描述

    APEX20K系列器件将查找表逻辑和乘积项逻辑以及存储器集成在一体。其4输入查找表功能可实现复杂的数字信号处理功能，并可用乘积项实现高速控制逻辑和状态机。APEX20K中每个IOE包含一个双向I/O缓冲器和一个寄存器，IOE可以作为输入管脚、输出管脚和双向管脚使用。APEX20K提供了2个的时钟管脚和4个输入管脚来驱动寄存器控制输入，这些输入信号可以产生高速低畸变的时钟分布。它们使用的布线通道，延迟非常小。有4个信号用于驱动全局信号，这4个全局信号同时可以由内部逻辑驱动，以产生一个高扇出的异步清零信号。APEX20K器件系列同时提供有ClockLock、ColckBoost和Clockshift时钟管理电路。

    APEX20K系列器件由一系列的MegaLAB结构构成，每个MegaLAB结构包含16个逻辑阵列块LABs、一个ESB和一个MegaLAB互连。每个LABs包含10个逻辑元素（LEs）、以及与LEs相关的进位链和层叠链。每个LE可以通过高速的局部互联驱动另外29个LEs。每一个LE包含一个4输入的查找表，另外，每一个LE又包含一个可编程寄存器和进位链以及层叠链。每一个LE驱动局部互连和MegaLAB互连以及FastTrack互联布线结构。

    APEX20K系列器件架构提供有进位链和层叠链2种类型的高速数据通道，可用来连接相邻的LEs。这种连接不用局部互连通道，而只用进位链可执行加法器、计数器和比较器（可被软件工具和Mega功能自动使用），的层叠链可以执行高速、高扇出逻辑功能。

    （1）正常工作模式

    该模式利用其内部的层叠链，适用于通用逻辑的应用，组合功能或是宽带解码功能。在此模式下，来自LAB局部互连和进位输入的四个数据输入到四输入LUT。

    （2）算术模式

    该模式适用于加法器、累加器和比较器的应用。在算术模式中，一个LE使用2个3输入LUT。其中个LUT利用进位输入信号及输入数据产生一个组合输出。二个LUT利用该组号产生进位输出，并以此形成进位链。

    （3）计数模式

    该模式可提供时钟使能、计数使能、同步加/减控制、同步清零、同步加载选择。同步清零和同步加载是LAB宽信号，其影响LAB的寄存器。因此，如果LAB中的任何一个工作在计数模式，LAB中其余的LEs被用作同一计数器的一部分或是复合功能。计数模式利用两个三输入LUTs，一个计数数据，另一个产生快速进位位。一个二选一复用器提供同步加载，另一个AND门提供异步清零。

    所有的20K器件均可重新配置在特殊功能用途的板上。APEX20K可通过配置芯片EPC1、EPC2和EPC16以串行数据充方式进行在系统编程。所以，APEX20K包括一个可选接口，允许APEX20K微处理器以串行或并行、同步或异步方式配置芯片，因此，微处理器可将APEX20K看作存储器，并可通过写入虚拟内存来配置器件，而且配置十分容易。APEX20K器件配置完成后，便可通过重置器件来载入新数据。

    3 应用举例

    APEX20K系列器件支持ClockLock和ColckBoost等时钟管理功能，这些功能由PLL保证。ClockLock电路使用一个同步的PLL来减少器件内部的时钟延迟和畸变。ColckBoost电路可以对时钟进行倍频。其内部带有高速的时钟分布树，而且设计者不需要对时钟分布树进行设计和优化。

    在设计电路板时可使用低频的信号来作为输入时钟，然后在片内通过倍频将其变成高频时钟。因为使用低频时钟可以降低传输线干扰，简化电路板的布局。APEX20K可进行2或4的倍频，而APEX20KE可进行复杂的倍频。

    3.1 倍频电路的应用

    在以微处理器为的应用中，系统的输入时钟频率可以比系统中其余器件的时钟频率低。一个嵌入式微处理或其外围电路可以以比I/O总线时钟快的速率运行。由于在嵌入式应用中，同步或计数时都需要快速时钟，因此，APEX20K中的时钟管理电路经常用于对低频总线时钟进行倍频，并可进行在系统开发。3.2 降低板上时钟的延迟

    利用APEX20KE系列器件的反馈引脚可以降低板上各个器件之间的时钟畸变，用PLL功能可将反馈输入端连接至CLK输入端。PLL可在工作期间动态调整由于温度或电压变化引起的输出变化。因此在进行电路板设计时，反馈输入端的延迟应与所涉及的每个器件产生的延迟匹配。相同的延迟可确保同步的反馈输入端与目标器件的同步，从而延迟。路板布线设计时，应使从CLKLK-OUT1端至每个器件的路径与反馈到CLKLK-FB1端的路径相等。

    4 结论

    利用APEX20K的ClockLock和ClockBoost功能可以显著提高系统的性能和设计灵活性。并可在器件内降低时钟延迟和时钟畸变。ClockBoost可以简化电路板的设计，而且在器件内部可以执行比输入时钟频许多的逻辑运算。此外，APEX20KE系列器件还可以执行m/（n）×k）的倍频，其中m和k的数值范围为2～160，n范围1～16。其具有的LVDS I/O接口和相位调整可以进行复杂的时钟合成处理。

    APEX20K系列器件可以支持很多电压标准，特别是LVDS的性能可以达到822M/s，且有很强的抵抗板级噪声能力，功耗也非常低。采用LVDS作为I/O接口的解决方案正逐渐成为一种趋势。因此，APEX20K系列器件会应用到越来越多的领域。

RS-232、RS-422与RS-485都是串行数据接口标准，初都是由电子工业协会（EIA）制订并发布的，RS-232在1962年发布，命名为EIA-232-E，作为工业标准，以保证不同厂家产品之间的兼容。RS-422由RS-232发展而来，它是为RS-232之不足而提出的。为改进RS-232通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mb/s，传输距离延长到4000英尺（速率100kb/s时），并允许在一条平衡总线上连接多10个。RS-422是一种单机发送、多机接收的单向、平衡传输规范，被命名为TIA/EIA-422-A标准。为扩展应用范围，EIA又于1983年在RS-422基础上了RS-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共围，后命名为TIA/EIA-485-A标准。由于EIA提出的建议标准都是以“RS”作为前缀，所以在通讯工业领域，仍然习惯将上述标准以RS作前缀称谓。

RS-232、RS-422与RS-485标准只对接口的电气特性做出规定，而不涉及接插件、电缆或协议，在此基础上用户可以建立自己的高层通信协议。因此在视频界的应用，许多厂家都建立了一套高层通信协议，或公开或厂家家使用。如录像机厂家中的Sony与松下对录像机的RS-422控制协议是有差异的，视频服务器上的控制协议则多了，如Louth、Odetis协议是公开的，而Probbbb则是基于Profile上的。

二、RS-232串行接口标准
目前RS-232是PC机与通信工业中应用广泛的一种串行接口。RS-232被定义为一种在低速率串行通讯中增加通讯距离的单端标准。RS-232采取不平衡传输方式，即所谓单端通讯。

收、发端的数据信号是相对于信号地，如从DTE设备发出的数据在使用DB25连接器时是2脚相对7脚（信号地）的电平。典型的RS-232信号在正负电平之间摆动，在发送数据时，发送端驱动器输出正电平在+5～+15V，负电平在-5～-15V电平。当无时，线上为TTL，从开始传送数据到结束，线上电平从TTL电平到RS-232电平再返回TTL电平。典型的工作电平在+3～+12V与-3～-12V。由于发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离大为约15米，速率为20kb/s。RS-232是为点对点（即只用一对收、发设备）通讯而设计的，其驱动器负载为3～7kΩ。所以RS-232适合本地设备之间的通信。其有关电气参数参见表1。

规定 RS232 RS422 R485
工作方式 单端 差分 差分
节点数 1收、1发 1发10收 1发32收
大传输电缆长度 50英尺 400英尺 400英尺
大传输速率 20Kb/S 10Mb/s 10Mb/s
大驱动输出电压 +/-25V -0.25V～+6V -7V～+12V
驱动器输出信号电平(负载小值) 负载 +/-5V～+/-15V +/-2.0V +/-1.5V
驱动器输出信号电平(空载大值) 空载 +/-25V +/-6V +/-6V
驱动器负载阻抗(Ω) 3K～7K 100 54
摆率(大值) 30V/μs N/A N/A
输入电压范围 +/-15V -10V～+10V -7V～+12V
输入门限 +/-3V +/-200mV +/-200mV
输入电阻(Ω) 3K～7K 4K(小) ≥12K
驱动器共模电压 -3V～+3V -1V～+3V
共模电压 -7V～+7V -7V～+12V
表1

三、RS-422与RS-485串行接口标准
1．平衡传输
RS-422、RS-485与RS-232不一样，数据信号采用差分传输方式，也称作平衡传输，它使用一对双绞线，将其中定义为A，另定义为B。
通常情况下，发送驱动器A、B之间的正电平在+2～+6V，是一个逻辑状态，负电平在-2～6V，是另一个逻辑状态。另有一个信号地C，在RS-485中还有一“使能”端，而在RS-422中这是可用可不用的。“使能”端是用于控制发送驱动器与传输线的切断与连接。当“使能”端起作用时，发送驱动器处于高阻状态，称作“三态”，即它是有别于逻辑“1”与“0”的三态。
也作与发送端相对的规定，收、发端通过平衡双绞线将AA与BB对应相连，当在收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。接收平衡线上的电平范围通常在200mV至6V之间。

2．RS-422电气规定
RS-422标准全称是“平衡电压数字接口电路的电气特性”，它定义了接口电路的特性。实际上还有一根信号地线，共5根线。由于采用高输入阻抗和发送驱动器比RS232强的驱动能力，故允许在相同传输线上连接多个接收节点，多可接10个节点。即一个主设备（Master），其余为从设备（Salve），从设备之间不能通信，所以RS-422支持点对多的双向通信。输入阻抗为4k，故发端大负载能力是10×4k+100Ω（终接电阻）。RS-422四线接口由于采用单的发送和接收通道，因此不必控制数据方向，各装置之间任何的信号交换均可以按软件方式（XON/XOFF握手）或硬件方式（一对单的双绞线）实现。

RS-422的大传输距离为4000英尺（约1219米），大传输速率为10Mb/s。其平衡双绞线的长度与传输速率成反比，在100kb/s速率以下，才可能达到大传输距离。只有在很短的距离下才能获得速率传输。一般100米长的双绞线上所能获得的大传输速率仅为1Mb/s。
RS-422需要一终接电阻，要求其阻值约等于传输电缆的特性阻抗。在矩距离传输时可不需终接电阻，即一般在300米以下不需终接电阻。终接电阻接在传输电缆的远端。
RS-422有关电气参数见表1
3．RS-485电气规定
由于RS-485是从RS-422基础上发展而来的，所以RS-485许多电气规定与RS-422相。如都采用平衡传输方式、都需要在传输线上接终接电阻等。RS-485可以采用二线与四线方式，二线制可实现真正的多点双向通信。
而采用四线连接时，与RS-422一样只能实现点对多的通信，即只能有一个主（Master）设备，其余为从设备，但它比RS-422有改进， 无论四线还是二线连接方式总线上可多接到32个设备。
RS-485与RS-422的不同还在于其共模输出电压是不同的，RS-485是-7V至+12V之间，而RS-422在-7V至+7V之间，RS-485小输入阻抗为12k，RS-422是4k；RS-485满足所有RS-422的规范，所以RS-485的驱动器可以用在RS-422网络中应用。
RS-485有关电气规定参见表1。
RS-485与RS-422一样，其大传输距离约为1219米，大传输速率为10Mb/s。平衡双绞线的长度与传输速率成反比，在100kb/s速率以下，才可能使用规定长的电缆长度。只有在很短的距离下才能获得速率传输。一般100米长双绞线大传输速率仅为1Mb/s。
RS-485需要2个终接电阻，其阻值要求等于传输电缆的特性阻抗。在矩距离传输时可不需终接电阻，即一般在300米以下不需终接电阻。终接电阻接在传输总线的两端。

我简单的说说FB和FC的区别，FB是具有存储功能的，FC没有存储功能，这是一般的理解；FB需要背景数据块，而FC是没有的；参数的传递方式不同，FB的输入输出对应着背景数据块地址，而FC的输入输出是没有实际对应的，只有的程序调用时，才会和实际的地址产生对应关系。FB参数传递的是数据，FC参数传递的是数据的地址。

FB（功能块）的处理方式是围绕着数据块处理数据，他的入口参数和出口参数都是数据块里的数据，以及STAT的数据都是数据块里,入口参数和出口参数、STAT可以认为是静态数据，这些数据不会因为函数消失而逝去，他会一直保存在数据块里。FB里的变量与他的背景数据块是一一对应的，而他的对应并不是一层不变的。确切的说，FB里的变量在调用时将根据AR2的值当作偏移量与背景数据块是一一对应。如果一个FB功能块里没有入口参数、出口参数及STAT数据，他将不需要背景数据块，这时的FB和没有入口出口参数的FC就没有什么区别了，就只能使用临时变量和全局变量了。

用很多人认为，FB的背景数据块由FB生成、FB里的个变量对应着背景数据块的个变量，还有就是由FB生成的数据块只能作为FB的背景数据块使用。其实这些理解是错误的，FB的背景数据块不一定是通过FB生成的，可以像生成共享数据块一样生成FB的背景数据块，换句话说，普通的数据块也可以作为FB的背景数据块，不过这种做法是有一定前提的，就是这个数据块的字节数大于等于FB所需的字节数，如果小于FB所需的字节数时，FB访问到出背景数据块的变量时就会找不到变量的，肯定会出错了。FB里的个变量对应可以对应数据块字节数减去FB所需背景数据块字节数里的任意位置的变量，我觉得这个比较好理解，在多重背景里不就是这样吗。谈到这里我得说点别的，好像这种情况下，FB里不可以有多重背景，在S7里，多重背景好像是不允许嵌套的，说道这里我马上在S7做了测试，明我的想法是错误的，多重背景是可以嵌套的。话回正题，由FB生成的数据块也是可以像访问普通数据块一样通过共享数据块方式访问，不信，你可以自己试一试。说说如何使用普通的数据块作为FB的背景数据块，会不会有人现在就开始自己试了，怎么不行呢，一调用程序就程序红色，有错误啊。告诉你，使用CALL指令编写时SETP7会自动检查DB块和FB的关系，要是时间标记和大小不一致就会报错。在这里我们可以使用UC指令调用FB，UC指令是不传递参数的（对于这个说法，我不太认同，我将会在使用UC调用FC时是如何传递参数一节讲述）

FX-20P手持编程器（Handy Programming Panel，简称HPP）用于FX系列PLC，FX-20P有联机（OnLine）和脱机（Offline）两种操作方式。
开机显示：
PROGRAM MODEM
ONLINE (PC) 联机；
OFFLINE (HPP) 脱机；
一、HPP操作面板
①功能键【RD/WR】,读出/写入；【INS/DEL】,插入/删除；【MNT/TEST】,监视/测试；各功能键交替起作用，按一次时选择个功能，再按一次，则选择二个功能。
②其它键【OTHER】,在任何状态下按此键，显示方式菜单（项目单）。安装ROM写入模块时，在脱机方式菜单上进行项目选择。
③键【bbbbb】,如在按【GO】键前（即确认前）按此键，则键入的数据。此键也可以用于显示屏上的出错信息或恢复原来的画面。
④帮助键【HELP】,显示应用指令一览表。在监视时，进行十进制数和十六进制数的转换。
⑤空格键【SP】,在输入时，用此键元件号和常数。
⑥步序键【STEP】,用此键设定步序号。
⑦光标键【↑】、【↓】,用此键移动光标和提示符，当前元件的个或后一个元件，作行滚动。
⑧执行键【GO】,此键用于指令的确认、执行，显示后面的画面（滚动）和再搜索。
⑨指令、元件号、数字键，上部为指令，下部为元件符号或数字。上、下部的功能是根据当前所执行的操作自动进行切换。下部的元件符号【Z/V】、【K/H】、【P/I】交替起作用

。
二、HPP主要功能操作
手持编程器HPP复位：RST+GO；
程序删除：PLC处于STOP状态。
逐条删除：读出程序，逐条删除用光标的指令或指针，基本操作：【读出程序】→【INS】→【DEL】→【↑】、【↓】
→【GO】。
范围的删除：【INS】→【DEL】→【STEP】→【步序号】
→【SP】→【STEP】→【步序号】→【GO】。
元件监控：【MNT】→【SP】→【元件符号】→【元件号】→【GO】
→【↑】、【↓】。
强制ON/OFF：PC状态：RUN、STOP
元件的强制ON/OFF，行元件监控，而后进行测试功能。
【MNT】→【SP】→【元件符号】→【元件号】→【GO】→【TEST】→【SET】/【RST】。
其中【SET】为强制ON，【RST】为强制OFF。
注意：在PLC为RUN运行时，可能会使强制失效，为验强制输出，
PLC为STOP。
程序的写入：【RD/WR】→【指令】→【元件号】→【GO】。
计时器写入：【RD/WR】→【OUT】→【T××】→【SP】→【K】→【延时时间值】→【GO】。
程序的插入：PLC处于STOP状态。读出程序→【INS】→指令的插入→【GO】。
联机方式菜单有7个项目：
方式切换、程序检查、存储盒传送、参数设置、元件变换、蜂鸣器音量调整、锁存。
1、方式切换：由联机方式切换到脱机方式。按【GO】键，进行联机→脱机方式切换。按【bbbbb】键返回方式菜单。
2、程序检查：程序检查时，分“有错”和“无错”两种情况。有错时，显示有错的步序号，出错信息和出错代码。有错或无错时，只要按【bbbbb】或【OTHER】键，则显示方式菜

单。
3、存储盒的传送：PLC停止状态；
用【↑】、【↓】键，使光标对准所选项目，然后按【GO】。
说明：
FXROM→EEPROM时，应将EEPROM盒内的保护开关置于OFF；
4K或8K的程序，不能从存储盒传送到内部RAM（显示“PC PARA.ERROR）。
正确传送后，显示“COMPLETED”。
4、参数设定：
参数设定包括：缺省值（DEFAULT values）、存储器容量、锁存范围、文件寄存器的设定和关键字登记。
5、元件变换：PLC停止状态；
此操作可以在同一类元件内进行元件号变换。执行此操作时，程序中的该元件号全部被置换（包括在END指令后的该元件号）。
6、蜂鸣器音量调整：PLC停止状态；
利用【↑】、【↓】键调整显示条的长度，条越长，音量越大，音量分10级，用【OTHER】或【bbbbb】键，返回方式菜单。
7、锁存：PLC停止状态；
注意：程序存储器为EPROM时，此操作不能用来进行文件寄存器的。程序为EEPROM时，存储器保护开关处于OFF位置，才能进行文件寄存器的。文件寄存器以外的元件，无论存储器的形式为RAM、EPROM、EEPROM中任何一种，其锁存均有效