贵阳西门子PLC模块触摸屏供应商

贵阳西门子PLC模块触摸屏供应商

可编程逻辑控制(PLC)是一种基于计算机的紧凑的电子系统，它使用数字或者模拟输入/输出模块来控制机器、工艺和其他控制模块。PLC能够接收(输入)和发送(输出)各种不同类型的电气和电子信号，并利用它们来控制和监测几乎任何一种机械和/或电气系统。PLC可以按照所能提供的I/O功能来分类。例如，一个nano PLC具备的I/O数少于32路，一个micro PLC的I/O数在32和128路之间，而小型PLC的I/O数则达到了128～256，其余依此类推。图1描绘典型的PLC系统。

图1  PLC系统架构，示出了各种不同的I/O模块功能

PLC系统包含输入模块、输出模块和输入/输出模块。因为许多输入和输出都涉及现实世界中的模拟变量——而控制器是数字式的—PLC系统硬件设计任务将主要围绕如下方面展开：数模转换器(DAC)、模数转换器(ADC)、输入和输出信号调理、输入/输出模块的电气连线与控制器之间以及模块相互之间的隔离问题。

I/O模块的分辨率范围从12位到16位，在整个工业级温度范围的精度为0.1%。模拟输出电压范围通常为±5V、±10V或者0V~5V、0V~10V，电流范围为4~20mA或0~20mA。对DAC的稳定时间要求，从10ms一直到100ms，具体则取决于应用的实际要求。模拟输入范围广泛，由电桥传感器输出的±10mV微弱电压信号;也有电机控制器±10V的电压信号，或者工业过程控制系统的4~20mA电流。转换时间则取决于所要求的精度和所选用的ADC架构，从10SPS到几百KSPS。

数字隔离器、光耦隔离器或者电磁隔离器用来将系统现场的ADC、DAC和信号调理电路与数字端的控制器隔离开来。如果模拟端的系统也实现充分隔离的话，在输入或者输出的每个通道采用转换器以便大限度提高通道间的隔离度—电源的隔离也是必需的。

iCMOS 工艺

iCMOS技术是一种新型的制造工艺，它将高压的集成电路与亚微米级CMOS和互补双型工艺融为一体，在PLC设计的输入、输出部分所使用。

iCMOS技术使得单芯片的设计能够融合5V CMOS并实现其与电压高的(16、24或者30V)CMOS电路的匹配——于是同一块芯片将拥有多路不同电压的电源。由于能够如此灵活地将各种元件和工作电压集成到一起，亚微米的iCMOS 器件具有高的性能，其集成的功能多，而功耗低——而且所需要的电路板面积大大小于前几代高压产品。其中的双型工艺为ADC、DAC和低失调放大器提供了的基准源，出色的匹配特性和高度的稳定性。

薄膜电阻具有高达12位的初始匹配特性，经过修调后可以实现16位的匹配，温度和电压系数与传统的多晶硅的电阻相比，改善了20倍，是高准确度、的数模转换器的理想选择。片上的薄膜熔断器使得转换器的积分非线性、偏置和增益等性能可以用数字化的技术来校准。

PLC 输出模块

PLC系统的模拟输出——通常用于控制工业环境中的执行器、阀和电机——使用了标准的模拟输出范围，如±5、±10V、0V～5V、0V～10V、4～20mA或者0～20mA。模拟输出的信号链常常包括了数字隔离——将控制器的数字输出与DAC和模拟信号调理部分隔离开来。在数字化隔离的系统中所使用的转换器主要使用3线或者4线串行接口来大限度减小所要求的数字隔离器或者光耦隔离器的数量。

PLC系统的模拟输出模块通常采用两种架构：每个通道一个DAC的架构和每个通道一个采样保持器的架构。种架构中，每个通道使用一个的DAC来产生模拟控制电压或者电流。现在有许多多通道DAC可供选择，在空间占用上少，通道单位，但那些需要通道相互隔离的往往采用了单通道DAC架构。图2是每通道使用一个DAC的典型配置。这种简单DAC是低压单电源型的，采用2.5V~5.5V电源供电，输出范围是0~VREF，输出信号经过调理后可以产生所需的任意电压或者电流范围。双性输出转换器采用双电源供电，可以用于输出双性电压范围的输出模块。

图2 每通道一个DAC的架构

四路D/A转换器是非隔离型的多通道输出设计的理想选择，通过外接信号调理电路的方法可以实现多达4路的不同的输出配置。例如，图3示出了16bit 4路电压输出型DA5664R是如何提供0～5V的输出范围的——它也可以通过不同的连接方式提供各种标准所需的输出电压范围，或者通过外接的四运放构成灌电流输出。在配制成双性输出时，其内部基准源的对外输出可以提供必要的跟踪偏置电压。

图3  利用多通道D/A变换器实现±5V、±10V、0V~10V、0V~5V等电压和电流沉输出

图4示出了隔离4~20mA电流环控制电路中所使用的一个单通道转换器。AD5662采用SOT-23封装，适用于那些需要在模拟输出之间充分隔离的应用。

图4  一个4～20mA电流控制电路

图4 中，AD5662大的输出电压摆幅为5V，该电压由ADR02电压基准来提供，它可以从变化的回路电压中稳压出一路精密的电源。5V的DAC输出则通过一个运算放大器和晶体管构成的混合电路转换成4～20mA的电流输出。因为运算放大器的同向端输入处于虚地电位，运放就可以调节电流Is，以维持在RS和R3上的电压相等的关系，于是有

RSIS=R3I3

N2端的电流的总和构成了环路电流：

电流在N1点相加，于是有：

环路电流中的4mA的偏移分量是由基准电压所提供：

环路电流中可编程0~16mA电流则是由DAC提供：

每通道配置采样-保持电路

另一种可选的架构是利用开关电容和缓冲器来构成采样-保持放大器(HA)，以储存单DAC的输出信号，如图5所示。这些采样值通过模拟多路复用器在不同的电容器之间切换。因为系统的保持精度由电容的下降速率所决定，所以需要对这些通道进行频繁的刷新以维持所需要的精度。根据输出的要求，可采用低压单电源DAC，也可以使用双性输出DAC。缓冲器可以提供信号调理，对电容而言呈现一个很高的输入阻抗，并能提供很低的输出阻抗，以驱动负载。

图5  单DAC架构

电源和数字信号的电流隔离

在PLC、过程控制、数据采集以及控制系统中，各种传感器产生的数字信号都传送到一个控制器，进行处理和分析。为了保证用户接口端电压的性，也为了防止瞬态尖峰的传输，需要实现电流隔离。常用的隔离器件是光耦器、基于变压器的隔离器和电容耦合式隔离器。

通用的光耦器利用发光二管(LED)来将电气信号转换成对应的光强度，并用光电探测器将光信号转换成电信号。一般说来，它们的LED普遍存在转换效率低的问题，而且光电探测器的响应速度较慢;光耦隔离器的寿命有限，随着温度、工作速度和功耗的变化而会出现过大的性能波动。它们一般局限于1或2通道结构，需要外接元件才能实现完整的功能。

ADI目前开发出一种新的隔离方法，它将芯片级的变压器技术与集成化的CMOS输入与输出电路结合起来。这些 iCoupler 器件在尺寸、成本和功耗方面都光耦隔离器，同时，有多种多样的通道配置和性能水平，并带有标准的CMOS接口，且外接元件——且能在全温度、电源范围和寿命期中保持其和稳定性。iCoupler的数据率和定时精度比常见的高速光耦合器高2～4倍，而它们用的功耗仅为光耦合器的1/50，发热小，而性得以提高，成本则低。

在隔离的系统中，从系统端向现场端提供隔离的电源是另一个要面对的挑战，而在这一方面目前也涌现了新的解决方案。传统上，将电源从隔离的一端传递到另一端所用的技术包括使用单的、尺寸较大的、昂贵的DC/DC变换器，或者设计及接口困难的分立器件。目前出现的一种新和好的方法是采用完整的、全部集成化的隔离解决方案，这种方案可以通过微变压器实现跨越隔离点的信号和电源传输，其供电能力高达50mW。单个ADuM524x isoPower系列产品元件可以提供高达5kV的信号和电源隔离度，这避免了采用分立的、隔离的电源的必要，显著的降低了总的隔离系统的成本、电路板面积和设计时间。所有isoPower产品都已经实现了UL、CSA和VDE性认证。

PLC输入模块

PLC系统的架构和输入模块的选择取决于所需要监测的输入信号电平的高低。各种类型的传感器和待监测的过程控制变量所产生的信号，其范围从±10mV一直到±10V。

许多种结构的ADC都可以应用于工业和PLC应用，包括逐次逼近型(SAR)、Flash/Parallel、积分(包括S-D)，以及斜坡/计数型。针对特定应用选择ADC时，要考虑的因素是输入信号范围，同时还应该考虑所要求的精度、信号频率分量、大的信号电平以及动态范围。使用广泛的是逐次逼近型ADC和S-D ADC。

逐次逼近型ADC可以提供12bit到18bit的分辨率，而且具有高吞吐率;它们是多通道复用应用的理想选择，而这些应用需要以较高的采样速率对大量的输入通道进行监测。

S-D架构的ADC所能提供的分辨率为16bit~24bit。它们具有很高的过采样速率和数字滤波能力，以实现很高的分辨率和精度，但相对于SAR型ADC，采样速率较低。S-D架构一般在处集成了可编程增益放大器(PGA);在每通道配备转换器的应用中，这可以实现传感器与ADC之间的直接接口，而外部信号调理。

对热电偶、应变计和电桥型压力传感器输出的低电平信号进行测量时，一个关键的要求是能够执行差分式测量，以抑制共模干扰，并在出现噪声的情况下提供稳定的读数。例如，在工业应用常常采用差分输入，以抑制电机、AC电源线或者其他影响ADC输入的共模噪声。

单端输入的，在引脚数量相同的情况下，所能提供的通道可以增加一倍，这是因为它们每个通道只需要一路模拟的输入，而且这些输入都以同一个接地点为基准。它们主要用于具有高信号电平、低噪声和稳定的公共地电位的应用中。

图6所示的是在分立隔离型PLC输入模块中使用的各个单元，包括激励、输入信号调理、接收多路输入信号的故障保护多路复用器、一个可编程增益放大器和一个A/D变换器。在传统方案中，这些大多数是通过分立的IC和无源器件来实现的，如今则集成在ADC和模拟中。

图6  典型的分立PLC输入模块所能实现的功能

这些ADC可以直接与多种应用中的传感器接口直接连接，包括PLC、温度测量、称重、压力和流量测量以及通用测量设备。它们的刷新速率可以在4Hz～500Hz的范围内编程设定，可以以所选择的刷新速率同时对50Hz和60Hz信号进行同时的抑制。

结语

PLC的工业系统设计者继续致力于在预算和电路板面积不断缩小的情况下，推动产品性能和功能度的不断提高。为了提供能满足这些严格要求的集成电路，并努力争取信号链上的每个重要位置，Analog Devices已经开发了重要的新制造工艺流程。这一被称为iCMOS的工艺技术将高压硅集成电路技术与亚微米的CMOS和互补双型技术结合起来，从而实现能提供30V工作的模拟IC(许多工业应用均有需求)，而所需的平面尺寸小、性能高且。基于芯片级变压器(而非LED和光电二管)的iCoupler隔离技术可以与CMOS半导体功能结合，提供的隔离功能。iPolar沟槽隔离工艺则使得电压可以高达±18 V的电源电压下工作，其性能远远传统的双型放大器，而功耗则减半，封装尺寸也减小了75%。这些技术能很好地满足当前的需求，并能笑迎的未来。

1. 引言
印花工序是将染料或颜料配置成色桨(染料＋糊料＋化学剂)，在织物上按预先设定的花样图案上染，并进行织物烘燥，使其获得各色花纹图案的过程，常用印花设备有辊筒印花机、平网印花机和圆网印花机等。

平网印花机由进布装置、对中装置、印花单元、水洗装置、导带驱动装置、机身提升装置、烘干机等组成，印花织物由进布装置粘贴在沿经向循环运行的印花导带上，经对中装置导入印花单元；印花时，导带静止，印花装置的筛网下降，刮印器刮印，刮印完毕，筛网提升，织物随导带向前移动一个花回(筛网中花纹的长度)，进入下一个印花单元；印花结束后，由水洗装置清洗导带，印好的织物由导带送入烘干机烘干后，以叠布方式导出落入布车。根据工艺和用户需求，每台平网印花联合机一般配有10～16套印花单元，印花台板的长度达20m以上。

    双伺服传动平网印花机通过采用两套伺服系统分别传动印花导带的前后两个传动辊，在保证工艺要求的对花精度(0.1mm)基础上，大幅度提高了导带速度(60m/min)，从而提高了印花效率；印花单元的传动系统采用变频器控制的交流电机驱动，经减速后驱动刮印器往复运动，其刮印速度、往返次数、以及刮印距离等均可调节，以满足工艺要求；同时，印花单元相对于导带的间歇运动，需要及时完成筛网下降、刮印、筛网上升动作，以大地提高印花速度；此外，贴布辊和烘房导带为连续工作方式，相对于间歇运动的印花导带，三者之间保持同步。

2. 控制系统方案


    双伺服传动平网印花机控制系统采用施耐德电气公司的中型PLC－Premium为控制，通过TSXCAY22伺服控制模板控制Lexium伺服系统(驱动器和交流伺服电机)实现印花导带前后两个传动辊的同步运行和定位控制；通过模拟量输出信号控制Twin Line伺服系统实现对中装置的精密控制；每套印花单元采用Twido系列PLC、ATV31系列变频器以及TSX08 HMI文本图形显示器控制，Twido PLC与Premium PLC通过Modbus总线连接，整个系统采用10.4” Magelis XBT-G 彩色TFT触摸屏(XBT G5330)进行参数设定、显示等操作和系统监控。

3. 控制系统说明
    Lexium伺服系统是施耐德电气公司推出的全数字伺服环控制解决方案，驱动器功率范围为1.5 ～7，内置EMC滤波器和制动电阻，具有高闭环响应特性(转矩控制： 62.5us、速度/位置位置控制： 250us)，允许208 ～480VAC宽电压输入，同时具有Unibbbb Commissioning 软件自动配置闭环参数和负载示波器等功能；伺服电机为高转矩、高惯量交流无刷电机，转矩范围：0.4～100Nm，具有IP65/67防护等级，内置(可选SERCOS码盘)，可选制动器。

    TSX CAY 22 是Premium PLC 2个立轴(无限轴)位置控制伺服模板，是为满足机器制造中对兼具运动控制和顺序控制要求而设计的，内置主/从功能、自动纠偏(Auto Offset) 、集成闭环控制器(阻止停车过位)等功能，反馈信号为250 kHz 增量式码盘/1M Hz 式码盘(SSI 协议)。通过PL7 Pro编程软件中的特定配置和调试窗口以及SMOVE运动控制命令，可以方便地实现预定的运动控制功能。

      加法器和乘法器是构成所有DSP系统的基本结构。加法器是基本的DSP算法，无论乘法、减法、除法或FFT运算终也要分解为加法运算。应用传统的二进制数表示实现的许多大规模集成运算电路可完成大量数据的实时运算，但进位限制了运算速度［3］。因此，一个没有进位的求和运算系统是众所期望的。

      SD数是一种性能优良的数值表示形式［4］，在运算过程中可限制进位的产生，且位数的增加不影响运算速度，实现了真正意义上的并行运算。在本文中我们提出了一种新型的基于以2为基数p位SD数表示的加法电路。以下给出了SD数的表示方法，并用SD数在可编程逻辑器件［2］上用硬件描述语言(VHLD)实现SD加法器。

1  以2为基数的SD数表示方法

2  用SD数表示的求和算法

      应用以上SD数表示方法，进位即可实现加法运算。而通常以二进制数表示的加法运算过程中都要产生因为，位数越多产生的进位越多，将严重影响运算速度［1］。两个p位SD数相加，即s=a+b，可通过以下两步实现。

    设ci、mi和si分别是i位SD数(i=0,1,2,…，p-1)的中间进位、中间和及结果，每一位都按以下两个步骤进行计算。


p=5时，a=(1,0,-1,-1,-1)SD＝9，b=(1,-1,0,-1,-1)SD＝5，图1说明了不同p值的SD数表示的5+9=14的计算过程。

      由图1可知，应用以上算法实现的求和过程只需两步即可完成，且运算速度与操作数位数无关。而传统的二进制数求和运算则有进位产生，并行进位加法器结构简单，但产生的进位信号逐级传递，降低了运算速度，操作数位数越多，运算速度越慢；前进位加法器可缩短运算进间，但增加了电路复杂程度，当加法器位数增加时电路的复杂程度随之急剧上升［1］。SD加法器可克服其缺点。

3  用VHLD实现SD加法器

      根据SD数求和算法基础上，图2给出了SD加法器的方框图。一个p位SD加法器由p个基本运算单元SD全加器(SDFA)组成，每一个SDFA包含ADD1和ADD2，ADD1执行上述算法中的步，ADD2执行二步。SDFA的逻辑电路可用VHDL实现。

      VHDL是一种的硬件描述语言，包括从系统到电路的所有设计层次［6］。在描述风格上VHDL支持结构、数据流行和行为3种描述形式的混合描述，几乎覆盖了以往各种语句描述语言的功能。整个自向下或自底向上的电路设计过程都可以用VHDL来完成［5］。本文应用HVDL设计以上提出的SD求和算法电路-SD加法器。

      表1中规定了以2为基数SD数ai的二进制表示方法，其中ai(1)是ai的符号，ai(0)是ai的绝地值。因此，以2为基数的p位SD数可由2p维向量表示：

      图2说明了上述算法所描述的SD数求和过程。现在考虑基本运算单元SDFA，每一个SDFA中的ADD1都有8个二进制输入信号，可通过改变式(6)、(7)的条件减少输入信号。

   OR是逻辑或运算符，上式中由于abs（ai）≠abs(bi)，所以T＝1时，（ai+bi)=-1,TＬ＝1时(ai-1＋bi-1＋bi-1∈｛-1，0｝，条件的变化仍能确保mi和ci-1符号不同，si∈｛-1，0，1｝，因此ADD1的输入信号由8个减少到6个，简化了逻辑电路。根据以上描述的输入、输出信号之间的逻辑关系即可用VHDL在PLD上设计出SDFA的逻辑图［2］［5］。

4  结论

      本文提出的SD数表示方法，值域宽，表示灵活方便，基于SD数的求和算法速度高、电路简单，运算速度不受进位和操作数位数的限制，可实现高速求和运算。DSP系统中的数值计算和数据处理都是在求和运算基础上实现的，求和运算的速度直接影响整个系统的运行速度。因此，本文用VHDL在PLD上实现的SD加法器可同时满足DSP系统对灵活性和实时性的要求，在DSP领域中具有重要的实用。