西门子5SL4305-8CC

5SL4305-8CC

全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a，b，ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。

将3-8译码器的输出OUT（1、2、4、7）作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT（3、5、6、7）作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。当加法器的输入分别为：a=1，b=0，ci=1时，对应3-8译码器的输入为A=1，B=0，C=1，这是译码器对应的输出为OUT（5）=1，其余的为0，根据上面设计的连接关系，s=0，co=1，满足全加器的功能。

三、特点

组合逻辑电路具有两个特点：

1．由逻辑门电路组成，电路中不包含任何记忆元件；

2．信号是单向传输的，电路中不存在任何反馈回路。
四、类型

根据电路输出端是一个还是多个，通常将组合逻辑电路分为单输出组合逻辑电路和多输出组合逻辑电路两种类型。

001，010，100这3个状态形成了闭合回路，在电路正常工作时,电路状态总是按照回路中的头方向循环变化，这3个状态构成了有效序列,称它们为有效状态，其余的5个状态称为无效状态(或偏离态)。
    4. 逻辑功能分析
    该电路的状态表和状态图不太容易直接看出此电路的逻辑功能，而由它的时序图可见，这个电路在正常工作时，各触发器的Q 端轮流出现一个脉冲信号，其宽度为一个CP 周期，即1TCP ,循环周期为3TCP ，这个动作可以看作是在CP 脉冲作用下，电路把宽度为1TCP 的脉冲依次分配给Q0，Q1，Q2各端，所以此电路的功能为脉冲分配器或节拍脉冲产生器。由状态图可知，若此电路由于某种原因进入无效状态时，在CP 脉冲作用后，电路能自动回到有效序列，这种能力称为电路具有自启动能力

一、竞争现象与险象的产生
逻辑电路中各路径上延迟时间的长短与信号经过的门的级数有关，与具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象。通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。竞争的结果可能使逻辑电路产生错误输出，通常将由竞争引发的错误输出信号称为险象。组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。

根据竞争的结果是否导致险象的产生，可以将竞争分为非临界竞争和临界竞争两种类型。不产生错误输出的竞争称为非临界竞争，导致错误输出的竞争称为临界竞争。

二、险象的消除

消除或避免电路中险象的常用方法有增加冗余项的方法、增加惯性节的方法和选通法等

 本文主要介绍了一下关于TTL电平、CMOS电平、RS232电平的知识要点，希望对你的学习有所帮助。
    一、TTL电平：
    TTL 电平信号被利用的较多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL(Transistor- Transistor Logic 晶体管-晶体管逻辑电平)信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
    TTL 电平信号对于计算机处理器控制的设备内部的是很理想的，首先计算机处理器控制的设备内部的对于电源的要求不高以及热损耗也较低，另外 TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及电路;再者，计算机处理器控制的设备内部的是在高速下进行的，而TTL 接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行方式，而并行对于**过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。
    TTL输出高电平>2.4V，输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。较小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
    TTL电路是电流控制器件，TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
    输出 L： <0.8V ; H：>2.4V。
    输入 L： <1.2V ; H：>2.0V
    TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，**2.0就认为是1。
    二、CMOS电平：
    输出 L： <0.1*Vcc ; H：>0.9*Vcc。
    输入 L： <0.3*Vcc ; H：>0.7*Vcc.
    由于CMOS电源采用12V，则输入低于3.6V为低电平，噪声容限为1.8V，**3.5V为高电平，噪声容限高为1.8V。比TTL有更高的噪声容限。
    三、RS232标准
    逻辑1的电平为-3～-15V，逻辑0的电平为+3～+15V，注意电平的定义反相了一次。
    TTL与CMOS电平使用起来有什么区别
    1.电平的上限和下限定义不一样，CMOS具有更大的抗噪区域。 同是5伏供电的话，ttl一般是1.7V和3.5V的样子，CMOS一般是2.2V,2.9V的样子，不准确，仅供参考。
    2.电流驱动能力不一样，ttl一般提供25毫安的驱动能力，而CMOS一般在10毫安左右。
    3.需要的电流输入大小也不一样，一般ttl需要2.5毫安左右，CMOS几乎不需要电流输入。
    4.很多器件都是兼容TTL和CMOS的，datasheet会有说明。如果不考虑速度和性能，一般器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常，因为有些ttl电路需要下一级的输入阻抗作为负载才能正常工作。
    1.TTL电路和CMOS电路的逻辑电平
    VOH: 逻辑电平 1 的输出电压
    VOL: 逻辑电平 0 的输出电压
    VIH : 逻辑电平 1 的输入电压
    VIH : 逻辑电平 0 的输入电压
    TTL电路临界值：
    VOhmin = 2.4V VOLmax = 0.4V
    VIHmin = 2.0V VILmax = 0.8V
    CMOS电路临界值(电源电压为+5V)
    VOHmin = 4.99V VOLmax = 0.01V
    VIHmin = 3.5V VILmax = 1.5V
    2.TTL和CMOS的逻辑电平转换
    CMOS电平能驱动TTL电平
    TTL电平不能驱动CMOS电平，需加上拉电阻。
    3.常用逻辑芯片特点
    74LS系列： TTL 输入: TTL 输出: TTL
    74HC系列： CMOS 输入: CMOS 输出: CMOS
    74HCT系列： CMOS 输入: TTL 输出: CMOS
    CD4000系列： CMOS 输入: CMOS 输出: CMOSv